CXLの規格を決めるCXL Consortium とは？
第1回では、コンピューターにとってメモリーがいかに重要な存在であるか、そして「メモリーの壁」と呼ばれる問題が長年の課題であり、解決するソリューションの1つが、CXLメモリーであることをお伝えしました。今回はそこからさらに踏み込んで、CXL（Compute Express Link） について、詳しく見ていきましょう。
CXLは、まず標準化された規格であることが重要です。規格を策定したのは、CXL Consortium です。
CXL Consortium は、Intelが開発していたプロトコルをベースに、Alibaba, Dell EMC, Facebook (Meta), Google, HPE, Huawei, Intel, Microsoftの9社によって、2019年3月に設立されました。
公式サイト： https://computeexpresslink.org/
現在、ペンギンソリューションズを始め165社以上の企業が加盟しており、半導体・クラウド・サーバー業界の有力企業がすべて集まっています。
CXL Consortiumが設立された当初は、「Gen-Z」や「OpenCAPI」といった類似の規格が存在していました。これらの規約を推進していた組織は、CXL Consortiumへ技術譲渡されて、これら競合の優れた技術（Gen-Zのネットワーク性能やOpenCAPIの低遅延技術）を取り込むことで、「業界標準」としての地位を盤石にしました。
CXL規格は、2019年の「1.0/1.1」から始まり、2020年に「2.0」、2022年に「3.0」、そして2024年に「3.1」、そして、2025年に「4.0」が発表されています。
Gen-Z Consortium
2016年に設立されたコンソーシアムで、主にHPEやDell、Samsungなどが主導していました。CPUやGPU、FPGAなどの異種プロセッサが低レイテンシ・高帯域で共有できるメモリー空間を実現するオープンかつベンダー非依存のインターコネクト規格を定義することを目的にしていました。
Gen-Zの特長の1つとして、メモリーセマンティックファブリックがあります。メモリーセマンティックファブリックは、ネットワーク越しにあるメモリーを、自分のメモリーのように直接使えるテクノロジーです。この規格は、時代を先取りしすぎたコンセプトで、完全新規にファブリックを開発することが必要でした。そのため、実装が限定的になりました。一方で、CXLは、PCIe拡張した規格であることなどから、導入コストが低かったことなどから、普及が進みました。
結果として、2021年にすべての技術資産をCXL Consortiumへ譲渡し、解散しました。しかし、CXLの規格 CXL 3.0で導入されたファブリック機能（多対多の接続）は、このGen-Zのテクノロジーが色濃く反映されています。
OpenCAPI
IBMが提唱した「CAPI (Coherent Accelerator Processor Interface)」をオープン化した規格で、GoogleやAMDも参画していました。超低レイテンシと高帯域を目標にしていました。CAPI は、プロセッサ（主にIBMのPOWER CPU）とアクセラレータ（FPGAやGPU）を、メモリーの一貫性を保ちつつ直結する技術です。CAPI のコンセプトをオープンにしたものが、OpenCAPI です。
OpenCAPIは、当時のPCIeよりも圧倒的に遅延が少なく、帯域効率が高いというメリットがありましたが、新しい接続方式が必要としました。CXLがPCIe拡張した規約であり、x86 / Arm / Power 対応し、メモリープーリングなどのテクノロジーも導入されたことから、普及が進みませんでした。
2022年にCXL Consortiumへ資産を譲渡し、CXLに統合されました。
CXLコンソーシアムの主な活動
コンソーシアムは、次のような活動を行っています。
- 技術仕様の策定: CXLスペックの定義
- コンプライアンス試験: 異なるメーカーの製品（例：IntelのCPUとペンギンソリューションズのメモリー）が正しく繋がるよう、互換性テストの実施やロゴ認証の実施
- エコシステムの支援: ソフトウェアスタックや管理APIの標準化を行い、OSやハイパーバイザがCXLデバイスを簡単に扱える環境を整備
- 他団体との連携: PCIeを管理する PCI-SIG や、ストレージ規格の NVMe 団体と密に連携し、規格間の調整
CXLの3つのプロトコル
CXL技術の核は、PCI Express (PCIe) 5.0/6.0の物理層を利用しながら、低遅延でメモリーの一貫性（コヒーレンシ）を保つ点にあります。そして、用途に合わせて3つの異なるプロトコルを使い分けているところです。
1. CXL.io (I/Oプロトコル)
ベース技術は、ほぼ「PCIe 5.0/6.0」そのものです。CXLデバイスとして動作するためには、必ずこのプロトコルをサポートしている必要があります。いわば「制御用の共通言語」です。
2. CXL.cache (キャッシュ・プロトコル)
アクセラレータ（GPUやFPGA）が、ホストCPUのメモリーにあるデータを自分のキャッシュにコピーして利用できるようにします。これによって、CPUとデバイスが同じデータを見ていることが保証されるため、ソフトウェア側で複雑なデータの同期処理を書く必要がなくなります。
3. CXL.mem (メモリー・プロトコル)
ホストCPUが、CXLで繋がった外部デバイス（メモリー拡張カードなど）のメモリーを、あたかも自分に直接刺さっているDRAMと同じように読み書きできます。ロード/ストア命令というシンプルなCPU命令で外部メモリーを操作できるため、ソフトウェアの書き換えがほぼ不要になります。例えば、サーバーのメモリースロットが足りなくなった際、CXL経由で数TBのメモリーを「増設」できます。
CXL Consortiumでは、これら3つの組み合わせによってデバイスを3つの「タイプ」に分類しています。
現在、最も製品化が進んでおり、CXLのメイン用途となっているのがType3です。CPUから見て「外付けの追加メモリー」として動作します。Samsungや SK hynix などのベンダーが製品化を進めています。
ペンギンソリューションズは、SMART Modular Technologies を通じて、非常にユニークで強力な製品群を展開しています。特にType 3デバイスと、それを活用したサーバーの分野で、実用的なソリューションをすでに提供しています。CXL メモリー拡張アドインカードなどを始め、標準的なカード型から不揮発性（バックアップ機能付き）まで幅広いラインナップを持っています。
ペンギンソリューションズは、単なるパーツ販売だけでなく、これらを統合したサーバーシステム Memory AI KV Cache Serverとして提供しています。
Memory AI KV Cache Server は、2026年3月に発表された業界初の「CXLベース KVキャッシュサーバー」です。最大 11TB（3TBの標準DRAM + 8TBのCXLメモリー）という圧倒的なメモリー容量を持ち、大規模言語モデル（LLM）の推論時にボトルネックとなる「KVキャッシュ」をCXLメモリーにオフロードすることで、GPUの待ち時間を減らし、推論のスピードを劇的に向上させることができます。
Penguin Solutions Introduces Industry's First Production-Ready CXL-Based KV Cache Server
まとめ：CXLは「データセンターのOS」を書き換える
今回は、CXL 規約を策定するコンソーシアムとCXLの特長を簡単に説明しました。
第1回目も含めて繰り返しになりますが、一番重要なことを一言で言うなら、「メモリーは増設するものから、ネットワーク越しに利用するものへ変わる」ということです。CXLは、一見すると「マニアックな接続規格の話」に聞こえるかもしれません。しかし実態はまったく異なります。CXL は、コンピューターシステム全体の設計思想を根本から塗り替える、「パラダイムシフト」と呼んで差し支えないほどの変革をもたらしつつあります。いわば、データセンターという建物の中のコンピューティング構造が、根本から再設計されようとしているのです。
デバイスの導入だけでなく、一体になったサーバーも販売が開始されました。今後の普及が期待できます。
